浅析人工智能芯片概况及发展阶段

cslehe

#111723#作者 | 清华大学微电子学研讨所尹首一
<p>起源 | 《微纳电子与智能制作》期刊
<p>人 工 智 能( aritificial intelligence ，AI )是 一 门融会了数学 、盘算机迷信 、统计学 、脑神经学和社会迷信 的前沿综合性技巧。它的目的是盼望盘算机能够像 人一样思考 ，替换人类实现辨认 、分类和决议等多种 功效。在 2016 年 AlphaGo 击败李世石博得人机围棋 大战后 ，人工智能激发了寰球高潮。与此同时 ， Google、FaceBook、Amazon、Intel等巨子纷纭建立AI团队 ，增进人工智能技巧的进一步开展。
<p>在海内 ，国务院宣布了人工智能开展计划 ，从国度层面临人工智能加以支撑[1] ，各种互联网公司和始创公司纷纭投入到人工智能工业。明天，海量数据的构成 、深度进修算法的改革 、硬件技巧的变更、互联网生态的完美助力人工智能工业显现暴发式开展 ，而此中以中心人工智能芯片为基本的强盛盘算力施展着相当主要的感化[2] 。
<p>一、人工智能芯片概略
<p>以后人工智能的主流技巧深度神经收集观点早在20世纪40年月就曾经被提出，但是几经升降，甚 至被 90 年月中期呈现的支撑向量机所片面压抑。主 要缘由就是事先没有能够用于大范围并行盘算的诸 如图形处置器(graphics processing unit，GPU)等芯片的硬件前提 ，神经收集的练习依然耗时太久 ，练习本钱过于昂扬。跟着摩尔定律的一直演进开展 ，高机能芯片大幅下降了深度进修算法所需的盘算时光和本钱 ，人工智能技巧终究在语音辨认 、盘算机视觉等范畴获得了严重冲破。
<p>但是 ，深度神经收集的盘算量在一直收缩 ，读写的数据量日益宏大，收集构造也越来越多样化，这就请求作为硬件基本的人工智能 芯片必需一直停止响应的开展，以应答机能、功耗、机动性这 3 个方面的挑衅 。
<p>以后实现人工智能盘算的技巧线路可概括为 3 类:第 1 类是基于冯 · 诺依曼系统构造的通用途理器 ，诸如各人所知的CPU 、GPU 、DSP 等都属于这一 范例。它以算术逻辑单位为盘算中心 ，因为其通用性须要应答包含分支跳转、中止等庞杂的指令处 理 ，须要耗费良多片上资本。
<p>因而 CPU 的并行盘算处置才能并不高，另外处置器自身频仍的读取操纵会带来大批的访存功耗成绩;第 2 类则是公用集成 电路(application specific integrated circuit，ASIC)。它针对特定的盘算收集构造采取了硬件电路实现 的方法，可能在很低的功耗下实现十分高的能效比。
<p>在收集模子算法和利用需要牢固的情形下， ASIC 是一个不错的抉择。但 ASIC 自身研发的周期 很长 ，平日在 1~2 年 ，这就使得 ASIC 自身存在对算 法迭代跟进的危险性成绩;第 3 类是基于可重构架 构实现的处置器 ，该技巧是将盘算部份计划为可配 置的处置单位 ，而且通过响应的设置信息来转变存储器与处置单位之间的衔接 ，从而到达硬件构造的 静态设置目的。
<p>深度神经收集由于盘算量大 、数据量大 、构造特色多样 ，基于冯 · 诺依曼构造的通用途理器以及公用处置器很难在如许的算法上同时展 现出机动性和高能效 ，可重构处置器在通用途理器 和公用处置器之间做了必定的折衷和衡量 ，能够统筹智能利用算法中的高机能 、低功耗 、高机动度的特色。
<p>二、人工智能芯片开展阶段
<p>近几年来，人工智能技巧的高潮如火如荼，跟着人工智能产物的大范围落地利用 ，面向差别场景的各种算法纷纭出现 ，盘算数据呈爆炸式增加 ，芯片作为人工智能技巧的硬件基本和工业落地的必定载体 ，吸引了浩繁巨子和始创公司纷纭入局 ，各种人工 智能芯片连续面世。针对差别利用场景 ，差别芯片的处置速率 、能耗 、支撑的算法也各有上风。依据人工智能工业的开展状态和技巧成熟度分别 ，能够分 为4个阶段[3] 。
<p>2.1 人工智能芯片低级阶段
<p>第一个阶段 ，人工智能芯片从 2016 年开端暴发 ，到现在在架构计划上曾经比拟稳固 ，相干的编译器 的技巧越来越成熟 ，全部工业格式基础成型。能够说 ，现在的人工智能芯片软硬件技巧曾经为大范围 商用做好了筹备。这类芯片重要采取现有的以 CPU 、GPU 、DSP 、FPGA 为代表的传统芯片架构来运 行深度进修算法，重要安排在云端。
<p>在云端练习环节 ，深度神经收集的盘算量极大 ， 并且数据和运算是能够高度并行的，GPU具有停止 海量数据并交运算的才能 ，而且为浮点矢量运算配 备了大批盘算资本，与深度进修的需要不谋而合，成 为云端练习的主力芯片，以70%以上的市场占领率 傲视群雄。但因为 GPU 不能支撑庞杂顺序逻辑控 制 ，依然须要应用高机能 CPU 共同来形成完全的盘算体系 。
<p>在云端推理环节 ，盘算量比拟练习环节少 ，但仍 然触及大批的矩阵运算。固然 GPU 仍有利用 ，但并 不是最优抉择 ，更多的是采取异构盘算架构来实现 云端推理义务。FPGA 进步了芯片利用的机动性和 可编程性 ，与 GPU 比拟具有更强的盘算才能和更低 的功耗 ，在云端减速范畴上风显明。在工业利用没 有大范围崛起之时 ，应用这类已有的通用芯片能够 防止专门研发 ASIC 的高投入和高危险 ，然而 ，因为 这类通用芯片的计划初志并非专门针对深度进修任 务，因此自然存在机能、功耗等方面的瓶颈，跟着人 工智能利用范围的扩展，这类成绩日趋凸起[4] 。
<p>2.2 人工智能芯片开展阶段
<p>新的盘算形式常常会催生出新的公用盘算芯片 ，面临人工智能时期对算力的强盛需要 ，学术界和 产 业 界 纷 纷 提 出 了 自 己 的 解 决 方 案 ，谷 歌 (Google)的TPU、麻省理工学院(MIT)的Eyeriss、韩 国迷信技巧院(KAIST)的 UNPU 和寒武纪的 1A 则 是此中存在代表性的芯片 ，这类芯片在大范围量产 的情形下具有机能更强 、体积更小 、功耗更低 、本钱 更高等长处。现在一部份通过采取语音辨认 、图象辨认 、主动驾驶等算法切入人工智能范畴的公司 ， 也盼望通过打造婚配算法的定制芯片和产物来实现 红利。
<p>以后深度进修安排显现出从云到端，赋能边沿的趋向 ，但利用于云真个人工智能芯片广泛存在功 耗高 、及时性低 、带宽缺乏 、数据传输耽误等成绩，难以满意边沿盘算的需要。在边沿端停止推理的利用场景较之云端更加多样化，智妙手机、可穿着装备、ADAS、智能摄像头、语音交互、VR/AR 、智能制作等 边沿智能装备需要各别 ，须要更加定制化、低功耗、 低本钱的嵌入式处理计划 ，这就给了始创公司更多机遇 ，针对差别的细分市场来计划差别化产物。就将来团体市场范围来讲 ，边沿盘算芯片在智能终真个动员下将是云端数据核心芯片市场的 5 倍以上。
<p>将来几年 ，咱们应当能够看到“无芯片不 AI”的气象 ， 跟着人工智能利用场景的逐步落地 ，底层技巧和硬件偏向也愈加清楚 ，随之而来的是各种芯片公司的 白热化竞争[5] 。
<p>2.3 人工智能芯片进阶阶段
<p>在这一阶段 ，跟着深度进修算法的一直演进 ，当 前的芯片架构难以满意越来越高的算力支撑 、越来 越低的功耗需要和层出不穷的各种算法 ，架构翻新 是人工智能芯片的必由之路 ，而可重构盘算架构则 是此中最具代表性的技巧之一。可重构盘算架构是 一种介于通用途理芯片和公用集成电路之间的 、利 用可设置的硬件资本 ，依据差别的利用需要机动重 构本身的新型系统构造 ，同时具有通用盘算芯片兼 容性和公用集成电路高效性的长处 ，被《国际半导体 技巧线路图》(2015 版)评为“后摩尔”时期最具开展 远景的将来通用盘算架构技巧。
<p>该技巧也被美国国防部推进的“ 电子振兴打算 ”( ERI )列 为 未 来 芯 片 的 中心支柱性系统构造技巧之一。可重构盘算架构天 然符合各种人工智能算法对公用盘算芯片的需要， 同时也能保障算法和硬件的延续演进性 ，十分合适 利用于人工智能芯片的计划傍边。采取可重构盘算架构以后 ，软件界说的层面不但仅范围于功效这一层面 ，算法的盘算精度 、机能和能效等都能够归入软 件界说的范围。可重构盘算技巧借助本身及时静态设置的特色 ，实现软硬件协同计划 ，为人工智能芯片 带来了极高的机动度和实用范畴 。
<p>美国 Wave Computing 公司推出的 DPU 芯片[6]和清华大学微电子学研讨所计划的 Thinker 系列芯片[7] 是采取可重构盘算架构的代表性任务 ，比拟传统架 构 ，它们具有较强的机动性和盘算能效，同时也具有处置器的通用性和ASIC的高机能和低能耗。
<p>2.4 人工智能芯片将来阶段
<p>断给人工智能芯片提出新的请求 ，加上底层半导体技巧的提高 ，咱们能够等待在 3~5 年内看到第二次 人工智能芯片技巧翻新的热潮 ，诸如存内盘算芯片 、 类脑仿生芯片 、光子芯片等前沿技巧将会从试验室 走向工业利用[8] 。在更远的将来 ，跟着算法演进 ，利用落地 ，会不
<p>现有的人工智能芯片重要采取“存、算分别”的盘算架构 ，即内存拜访和盘算是离开的 ，而神经收集 同时存在盘算麋集和访存麋集的特色 ，内存拜访的功耗和耽误等成绩凸起 ，因而内存成为了处置器机能和功耗的瓶颈。为懂得决“存储墙”成绩 ，很多学者提出了存内盘算的观点，在内存内直接采取摹拟电路实现摹拟盘算 ，从而不再须要在处置器和内存之间消耗大批时光和能量挪动数据。比拟传统的数字电路人工智能芯片 ，应用存内盘算加摹拟盘算的电路能效比将大幅进步 。
<p>类美国的脑打算 、欧洲的人脑名目 ，以及近来中国提出的类脑盘算打算等。遭到脑构造研讨的结果启示 ， 庞杂神经收集在盘算上存在低功耗 、低耽误 、高速处 理以实时空结合等特色[9] 。脑仿生芯片的主流理念是采取神经拟态工程 计划的神经拟态芯片。神经拟态芯片采取电子技巧 摹拟曾经被证实的生物脑的运作规矩 ，从而构建类 似于生物脑的电子芯片。神经拟态研讨连续在全天下范畴内展开 ，而且遭到了各国当局的器重和支撑，
<p>硅光子技巧现在在数据核心和 5G 的高速数据传输中取得了越来越多的利用。除此以外 ，硅光子 还能够用来以超低功耗直接减速深度进修盘算 ，把深度进修的两个输入调制到两束光下面 ，而后让两 束光在光子芯片的器件上实现 SVD 剖析和干预相乘 ，最后再把光信号转化为数字信号读出成果。最后，这些光器件都能够集成到统一块硅光子芯片上 ， 从而实现高机能光盘算模组。
<p>三、人工智能芯片将来趋向
<p>现在寰球人工智能工业还处在高速变更开展 中 ，普遍的行业散布为人工智能的利用供给了辽阔的市场远景 ，疾速迭代的算法推进人工智能技巧快 速走向商用 ，人工智能芯片是算法实现的硬件基本 ， 也是将来人工智能时期的策略制高点 ，但因为现在 的 AI 算法常常都各具好坏，只有给它们设定一个合 适的场景才干最好地施展它们的感化，因而 ，肯定利用范畴就成为开展人工智能芯片的主要条件。但遗憾的是 ，以后尚不存在顺应多种利用的通用算法 ，因而哪家芯片公司可能捉住市场痛点 ，最早实现利用落地 ，便可以在人工智能芯片的赛道上获得较大上风。
<p>架构翻新是人工智能芯片面对的一个弗成躲避的课题。从芯片开展的大趋向来看 ，当初仍是人工智能芯片的低级阶段。不管是科研仍是工业利用都 有宏大的翻新空间。从肯定算法 、利用场景的人工 智能减速芯片向具有更高机动性、顺应性的通用智 能芯片开展是技巧开展的必定偏向 ，弱监视 、自我监视 、多义务进修 、对大型神经收集表示更好的聪明型 芯片将成为学术界和工业界研讨的主要目的。盘算 架构的高度并行和静态可变性 ，顺应算法演进和应 用多样性的可编程性 ，更高效的大卷积解构与复用 ， 更少的神经收集参数盘算位宽 ，更多样的散布式存储器定制计划 ，更稀少的大范围向量实现 ，庞杂异构情况下更高的盘算效力 ，更小的体积和更高的能量效力 ，盘算和存储一体化将成为将来人工智能芯片的重要特点[10]。
<p>站在 2019 年的起点 ，人工智能芯片的架构翻新除了存眷神经收集盘算 ，更要存眷全芯片的架构创 新。以安防智能芯片为例 ，这是一个典范的体系级成绩，除了须要处理神经收集减速成绩 ，还须要处置暴光 、白均衡 、视频编解码等 ，并不但仅是做好一个 神经收集减速器就能处理的成绩。除了神经收集计 算还须要良多盘算麋集型的模块 ，这些模块采取甚么盘算架构，也是全部智能芯片的中心成绩。因而，人工智能芯片的架构翻新就不能只是神经收集盘算架构翻新 ，传统盘算架构也必需翻新 ，这将是人工智能芯片架构翻新的真正外延 。
hfy
更多内容阅读推荐：洗衣机内桶偏了怎么修