高精度A-D采样模块量化与采样技术的设计方案

cslehe

#111723#<h2 style="text-indent: 2em;">1 媒介跟着盘算机技巧的飞速开展和遍及，数据收集体系也敏捷地失掉利用，在出产进程中， 利用这一体系可对出产现场的工艺参数停止收集、监督和记载，为进步产物品质，下降成 本供给信息和手腕。在迷信研讨中，利用数据收集体系可取得大批的静态信息，是研讨瞬 间物理进程的无力东西，也是获得迷信神秘的主要手腕之一。特别是在电路测试与诊断过 程中，为了十分具体、正确地剖析电路任务进程中的具体信息，常常须要收集大批的电路 任务进程中电流、电压、功耗等信号变更情形，并将这些收集的信号转换为数字信号以便后盾处置。
数据收集的义务，详细地说，就是收集传感器输出的摹拟信号并转换成盘算性能辨认 的数字信号，而后送入盘算机或响应的信号处置体系，依据差别须要停止响应的盘算和处 理，得出所需的数据；与此同时，将盘算机失掉的数据停止表现或打印，以便实现对某些 物理量的监督，此中一部份数据还将被把持出产进程中的盘算机把持体系用来把持某些物 理量。在电路测试诊断进程中，在毛病未被定位之前，须要收集的大批的信号，并疾速进 行剖析与处置。因而全部信号收集进程中对收集处置芯片、处置算法的抉择长短常主要的， 直接关联到测试诊断体系的正确性。
<h2 style="text-indent: 2em;">2 A/D 芯片的拔取与设置通过增添ADC 采样位数或进步其采样频率，能够无效下降量化噪声，但因为受工艺等 限度，ADC 的位数限度在必定的范畴内，同时统筹后续处置器现实处置数据才能，保障采 样数据及时处置，ADC 的采样频率不宜太高，不然收集的数据将没法实时处置。对ADC 采 样速度和位数的抉择将直接影响着后续微处置器的运算量，因而在本文计划时，必需斟酌测 控体系的及时性请求。本体系中微处置器通过中止读取A/D 转换数据，而后停止数字式平 均算法。要在两次中止时光距离内实现如斯多的运算，一方面请求处置器的速率要快；另一 方面请求处置时光距离尽可能长，此可通过恰当增添相邻中止的距离时光来实现，即下降 ADC 的采样速度实现。从进步信噪比的角度斟酌，应用过采样技巧，其采样频率越高越好； 但从处置器数据处置的及时性角度动身，采样频率不宜太高。
本文利用的测控体系中，依照测控需要，每个信号周期内平日采样 96 个点，采样值累 加次数为4096 次，若采样频率抉择为1 MHZ，则均匀每个采样占用时光为0.393216 秒，为 了满意测控及时性的请求。因而本体系计划中，ADC 的采样频率抉择为1MHZ。
从存储器存储数据的角度斟酌，为了便于传输数据，最后的累加值若应用一个长整形数 据格局（两个字，共32 位）传递，实现传递比拟便利，若体系中每点累加次数为4096 次， 则ADC 转换的位数将不超越20 位（212＝4096，32－12＝20）。依据测控体系现实精度要 求，并鉴戒海内外相干电路教训，本文计划采取12 位采样精度便可满意体系现实请求。
综合以上诸多斟酌，本文的ADC 采取national semiconductor 公司的ADC12062，外部 自带采样坚持电路，12 位采样精度，最高采样频率可达1MHZ，其基准电压为4.096V，则 最小可检测电压为＝1mV。ADC12062 采取进步的CMOS 工艺，在高速数据转换时功耗很 低，其功耗仅为75mW，合适于长时光的稳固任务，特殊合适于低功耗请求的便携式装备。 芯片的A/D 转换任务时序如图1 所示。

ADC12062 重要引脚的功效先容：
ADC IN 摹拟信号输入引脚，其电压输入范畴为－0.005――4.95V。
/CS 片选信号，低电平无效，ADC 处A/D 转换状况。
/INI 中止输出信号，初始状况为高电平，当AD 转换实现当前，变成低电平常，告诉微处置器ADC 转换实现，数据曾经在数据线上，能够读取数据。
/RD 读把持信号，低电平无效，和同时为低时，能够读取数据。
S-/H 采样坚持信号，降落沿触发。该引脚接入把持采样平台收回的抽样触发脉冲，其降落沿触发信号取样。
/PD 低功耗把持形式，高电平常处于畸形任务状况；输入低电平常，进入低功耗形式。
本A/D 转换模块复位当前，ADC 起首处于低功耗状况，直四处理器发送数据收集下令，把持其处于畸形的A/D 转换任务状况。
<h2 style="text-indent: 2em;">3 量化与过采样技巧的实当初A/D转换中，量化进程是用团圆值近似表现持续值的进程，因为数字信号只能取无限位，以是在量化进程中必定引入偏差，此偏差称为量化噪声。由



<h2 style="text-indent: 2em;">4 体系牢靠性计划为了保障 A/D 转换模块任务的牢靠性，计划中须要增添牢靠性的斟酌。一种方式是在 ADC 的采样信号输入端采参加维护电路，保障输入电压幅度在ADC 的输入静态范畴内。 ADC12062输入电压范畴为? 50×10?3 ? 4.95V，假如输入电压超越此范畴，则可能对器件 发生破坏，因而，必需要对其电压输入加维护办法。应用稳压二极管的单导游电性，限制输 入信号的电压范畴（如图2 所示）。

因为缩小后的采样信号为交换小信号，其幅值有正有负，而 ADC 输出为单极性数据， 为保障量化输出数据的正极性。本体系计划时，将全部输入信号的幅值团体向上平移。将交 流采样信号和1/2 基准直流电压叠加，则ADC 输入信号以1/2 基准电压为基线，电压幅值 在其高低小幅度稳定。
第二个牢靠性战略是摹拟数字混杂器件的地线处置，ADC 是含有摹拟电路和数字电路 的混杂集成电路芯片，数字地和摹拟地都有自力的地线引脚。为了防止数字噪声耦合到摹拟 电路，AD 芯片的摹拟地和数字地引脚应以最短间隔衔接到一同并引到摹拟地上。将数字信 号和摹拟信号阔别，或将摹拟信号输入端用地线包抄起来，以下降散布电容耦合。只管增加 回路环的面积，下降采样噪声。摹拟地和数字地离开布线，并在一点用敷铜相连。
ADC 界于摹拟电路和数字电路之间，且平日被划归为摹拟电路。为减小数字电路的干 扰，应将摹拟电路和数字电路离开规划；为减小信号线上的散布电阻、电容和电感，应只管收缩导线长度，并增大导线之间的间隔；为减小电源线和地线的阻抗，应只管增大电源线和 地线的宽度，或采取电源立体、地立体。
<h2 style="text-indent: 2em;">5 翻新点总结本文的翻新点是提出了一种高精度 A/D 转换模块计划计划，该计划能够用于实现测控 体系中信号收集与处置功效。本文计划的A/D 转换模块充足斟酌了处置的及时性、体系的 牢靠性以及扩大性等方面的请求。不但可能满意现有的及时测控需要，并且存在精良的兼容 性，可能普遍利用于其余种种摹拟信号与数字信号彼此转换的场所。
更多内容阅读推荐：全自动洗衣机不脱水怎么办